波多野结衣人妻-国产中文视频-夜夜草导航-日少妇b-高跟av-欧美性猛交xxxⅹ富婆-成人黄色短片-久久久久久久久久免费-www欧美色-亚洲爱av-丰满肥臀大屁股熟妇激情视频

你的位置:首頁 > 電源管理 > 正文

SiC JFET的四大核心優勢:重新定義電路保護

發布時間:2026-09-16 來源:轉載 責任編輯:lijiahuan

【導讀】固態斷路器(SSCB)正成為高壓電路保護的主流選擇。然而,要實現其系統級優勢,功率半導體的選擇至關重要——它直接決定了斷路器的導通損耗、散熱能力、封裝尺寸與長期可靠性。本文將聚焦安森美SiC JFET及Combo JFET,從運行溫度、封裝尺寸、智能感測與易用性四個維度,深度解析其為何成為固態斷路器設計的核心技術選擇。


斷路器制造商首要關注的是發熱問題。所有半導體在電流流過其中時都會產生熱量。這種熱量可以用導通電阻來衡量,其表示符號為RDS(on)。


當然,制造商和工程師都希望RDS(on)盡可能小。同時,極低導通電阻這一特性也直接支撐著基于JFET的SSCB的另外三項優勢:


尺寸極小


可靠性


易于使用


理由1:運行溫度極低


EMB與許多其他斷路器共用一個面板。鑒于眾多元件必須擠在斷路器的局促空間中,可用于散熱的空間極為有限。因此,EMB制造商最關心的自然是發熱問題。


1_661.png


先進半導體設計對于解決這一問題至關重要,因為降低電阻可以直接減少熱量的累積。安森美的JFET 和Combo JFET TOLL封裝可使小型元件實現盡可能低的導通電阻(RDS(on))。


在左側的比較圖中,安森美 EliteSiC 封裝的導通電阻不到相同TOLL封裝的最接近競爭產品的一半。此特性為固態斷路器制造商帶來了巨大的競爭優勢。


極低的導通電阻


2_593.png


上圖所示為未施加電壓的安森美SiC JFET的橫截面。這里,三個端子分別被標記為源極、柵極和漏極。有兩個二極管,每個二極管都有相應的電容:柵極和漂移區PN結處的漏柵二極管,以及由JFET柵極偏置的柵源二極管。每個溝道和柵極區構成一個單元,單個JFET中存在數千個并聯的單元。


注意漏極-柵極PN結周圍的耗盡區。由于缺乏移動載流子,該區域呈現高電阻特性。此時未施加電壓,該JFET處于未偏置狀態。在這種狀態下,耗盡區足夠小,允許電子沿著開放溝道的直接路徑在源極和漏極端子之間自由流動。無PN結或二極管擋在電流路徑上,且沒有表面電流。因此,安森美SiC JFET被稱為常開型。


這里的電流路徑流經高導電性的SiC材料。這使得JFET在給定電壓額定值下具有極低的導通電阻。


3_494.png


將正電壓VDS施加于漏極至源極時,漏柵PN結反向偏置,使耗盡區擴大。如果VDS繼續提高,溝道會變得更狹窄。最終耗盡區將填滿溝道,導致飽和。


接下來,如果將正電壓VGS施加到柵極驅動器,結果將是漏極-柵極和柵極-源極PN結正向偏置,導致耗盡區縮小。根據工作條件,施加正VGS是將導通電阻降低約15%的最簡單方法,無需添加特殊電路。當首要目標是盡量降低導通損耗時,這15%的減少是SiC JFET的一項重要優勢。將柵源電壓拉至負值會關斷JFET。


4_303.jpg

5_252.jpg


安森美通過引入碳化硅材料,開發出一種專有晶圓減薄方法,從而使EliteSiC JFET尺寸更小、發熱更低。


在半導體晶圓制造過程中,晶圓在薄膜沉積期間往往會發生一定程度的翹曲。薄膜本身的內應力,加上薄膜和襯底之間的熱膨脹系數(CTE)不一致,使得一定程度的翹曲幾乎難以避免。在減?。ū趁嫜心ィ┻^程中,翹曲現象往往會加劇。


安森美開發了一種模擬晶圓上導致翹曲的內應力的方法。這使得工程師能夠改進晶圓減薄工藝,以盡量降低翹曲的影響。


理由2:封裝尺寸極小


6_226.png


常通型JFET的應用包括防雷保護、限制浪涌電流、取代EMB等。然而,大多數應用都要求斷路器為常斷型。


實現這種斷路器的一種方法是將SiC JFET與低額定電壓的常關型Si MOSFET串聯連接,然后將JFET柵極連接至MOSFET源極。在右圖中,對于變壓器等開關模式應用所采用的標準共源共柵配置,連接通過直接短路實現。如果JFET柵極直接與MOSFET源極相連,則開關速度至少比斷路器和繼電器所能承受的速度快50倍。試圖減慢如此高的開關速度是不切實際的。


7_182.png


另一種方法是引出SiC JFET的柵極,然后與Si MOSFET串聯連接。這樣一來,用戶就可以選擇JFET柵極和MOSFET源極之間的電阻或阻抗??梢赃x用一個簡單電阻或一個齊納二極管,使電流反向流動。


第二種方法可能是一種實用的解決方案,特別是因為JFET和MOSFET元件成本非常低,不過由于需要兩個元件,斷路器將會占用更多空間。還有一種更好的解決方案。


8_135.png

9_96.jpg


安森美的解決方案是堆疊芯片。EliteSiC Combo JFET將常開型SiC JFET與常關型Si MOSFET串聯連接。但是,JFET柵極和MOSFET柵極均被引出到封裝外部,而不是將柵極連接到封裝內部的源極。這使得用戶能夠以適合應用的任何方式連接封裝。


如上圖所示,藍色SiC JFET芯片通過銀焊與封裝的銅底座中心連接。黃色Si MOSFET芯片居中置于JFET芯片的上方。每個芯片的柵極均通過單獨的引腳分別引出。


減少空間消耗的另一種方法是盡量減少并聯使用的元件數量。


假設要制作一個240 V交流斷路器,其額定電流為20 A,能夠承受1.2倍過載2小時。應用經典焦耳加熱公式P = i2R來計算功率耗散,總熱量預算可表示如下:


10_120.png


同樣,關鍵因素是所需的RDS(on)。假設工作溫度保持在100°C,導通電阻自然會隨著溫度成比例增加。


將等式兩邊除以電流的平方,即可得出所需的導通電阻:


11_116.png

12_61.jpg


安森美的UG4SC075005L8S 750 VAC Combo JFET在150°C時提供7.8 mΩ的導通電阻,低于該元件有效阻斷交流電流所需的8.7 mΩ。


為了滿足導通電阻目標并使導通損耗加倍,兩個Combo JFET需要背靠背或串聯連接,源極并聯連接。Combo JFET數量加倍會使斷路器中用于阻斷電流的內部元件數量達到4個(Combo JFET算作兩個元件)。


如果選擇競爭對手提供的同類TOLL封裝元件,要滿足導通電阻要求,元件數量最低的方案也需要5個并聯JFET(其在100°C時的額定電阻為21 mΩ),總計10個元件。這一對比清晰地表明:采用安森美Combo JFET,僅需2顆器件即可完成同樣的電流處理任務,元件數量減少60%以上,這不僅節省了PCB空間,更大幅降低了故障點和并聯均流設計的復雜度。


片上溫度感測:JFET或Combo JFET


13_72.png


SiC JFET有一個常被忽視的優點,即它能夠感知自身的溫度。當柵極被驅動為略正(“過驅”)時,會注入一個非常?。? - 5 mA范圍)、絕對安全的電流。這個小電流使得VGS為正,并以高度可預測的方式隨溫度變化。通過測量VGS的壓降,便可使用公式推導出JFET芯片的溫度。


上面的溫度感測驅動電路示意圖包含兩個差分放大器(diff-amp),每個放大器測量JFET至MOSFET源極電壓。SiC JFET和Si MOSFET均采用串聯復制,并以背靠背方式鏡像排列,用于阻斷交流電流。單個基準電壓連接到共源點,差分放大器從該電壓中減去各自的VGS。當電流接通時,電流從AC1流向AC2,使得每個MOSFET兩端出現壓降。


為了得出芯片溫度,需要測量從每個 JFET 的柵極到其共源點的電壓。兩個差分放大器的輸出表示為:


14_57.png


較為準確的溫度讀數是取Tsense1和Tsense2的平均值,即將這兩個值相加再除以2。


成對使用的差分放大器常用于對噪聲進行等量反相放大,使正負噪聲疊加后相互抵消。這里,我們正是利用了這一技術,通過成對的差分放大器,使兩個壓降值|VDS,MOSFET|相互抵消。剩下的是一個簡化公式,其中溫度等于增益乘以基準電壓與兩個JFET的平均柵源電壓之差:


15_44.png


僅需約1 mA的柵極電流就足以降低導通電阻。雖然用如此低的柵極電流來感測溫度確實可行,但5 - 10 mA范圍內的電流更不容易受到噪聲的影響。


電流感測:JFET或Combo JFET


16_41.png


同樣精巧的技術也可應用于JFET或Combo JFET來測量電流。該方法需要兩個相同的二極管D1和D2,它們與Combo JFET的漏極串聯連接,能夠阻斷高電壓。將柵極驅動器與DESAT(去飽和)引腳結合使用時,可通過這兩個二極管提供mA至μA范圍的小電流?;蛘撸部蓮臇艠O驅動電源通過一個電阻提供小電流。


無論哪種情況,都需要箝位二極管D1,并在其上使用一個放大器,以測量該二極管兩端的電壓降。此壓降代表JFET的VDS。知道芯片溫度便可輕松估算RDS(on),進而可利用歐姆定律來估算漏極電流,而無需使用額外的傳感器:


17_30.png


補償溫度效應


18_23.jpg


知道芯片溫度和漏極電流后,就能開發出對過流狀況立即做出響應的溫度補償器。Combo JFET的導通電阻RDS(on)隨溫度升高而增加,表現出正溫度系數特性。在給定電流下,隨著溫度升高,VDS提高,VGS降低。


將這兩個值合并后輸入快速過流模擬比較器,便可使這兩個電壓相互抵消,從而消除溫度影響。


比較器將VDS與動作電壓進行比較,從而實現有效的溫度補償。受限于RDS(on)與Tsense,ave之間的非線性關系,補償效果略有減弱。然而,在典型工作溫度范圍內,這種補償完全足夠,因此無需使用微控制器或狀態機以數字方式進行溫度補償調整。


可能需要額外的電路來應對JFET關斷和重新導通方面的問題,包括處理消隱時間和復位比較器的輸入電壓。


理由3:可靠性


碳化硅JFET天然具備高脈沖電流能力。下圖展示了未箝位感性開關設置的開關導通事件,其中電源電壓由電纜電感供應給Combo JFET中使用的相同4.3 mΩJFET。其峰值脈沖電流IDM額定值為588 A,該圖顯示其在600 A時切換,斜坡時間約為24 ms。電感中儲存的能量部分被JFET吸收,其余由并聯的金屬氧化物壓敏電阻箝位。漏源電壓VDS在被箝位之前上升至接近600 V。這證明SiC JFET具有高峰值電流能力。這是一個很大的優勢,尤其是在斷路器應用中,因為在這類應用中,不可避免地需要切換非常高的峰值電流(遠高于標稱電流)。


19_19.jpg


電壓額定值與電壓裕度


考慮斷路器時,無論是固態斷路器還是機電式斷路器,電壓裕度都是最重要的考量因素之一。這與電壓額定值不同。住宅和輕型商業應用的通用輸入電壓范圍為85至265 VAC,峰值電壓為該范圍的最大值乘以√2,即375 VAC。


電壓額定值為400 VAC的斷路器無法提供所需的電壓裕度。原因是從供電端到用電設備接線點的電纜中,以及從用電設備接線點到斷路器的電線中,都會儲存能量。


當發生涉及非常高電流的故障情況時,通向斷路器的電纜和電線中儲存的能量可能非常高。如果電流斷路器在此類情況下關斷,那么所有這些能量必須轉移到某個地方。


使用SiC JFET時,需要將盡可能多的這種電流轉儲到該芯片中。但它本身只能處理有限的能量,肯定無法處理電纜和電線中儲存的所有能量。為了處理額外的能量,需要添加并聯金屬氧化物壓敏電阻(MOV)或瞬態電壓抑制器(TVS)。


20_16.jpg


右圖是常見壓敏電阻的典型電壓-電流特性曲線。在標稱直流電網電壓VDC下,壓敏電阻的正常工作區是左下角的紅色區域。綠色區域表示漏電流區,以V1mA和1 mA的壓敏電流為界。


壓敏電阻在灰色區域所表示的瞬態工作區開始履行其保護電路的職能。峰值電流Ipk與箝位電壓VCL相交的位置,是紫色區域所表示的浪涌電流區的起點。這個相交點至關重要,因為此時的過電壓不能太高,以免損壞斷路器。


根據安森美的經驗,MOV的特性曲線比該圖所示更加圓潤,意味著它通常需要更多時間才能激活。當峰值電流較高時,MOV兩端也會出現相應的高電壓。SSCB中使用的JFET必須具有足夠高的電壓額定值,以確保當電壓處于正常工作范圍時,MOV的漏電流不會過大。


21_12.jpg


所有集成電路都具有設計規定的工作電壓和電流范圍。正常工作范圍以上有安全過壓區,電路在此區域內不會受到損壞。當電壓高于安全過壓范圍時,電路可能仍能短暫地承受更高的電壓。TVS是一種雪崩二極管,用于箝位過電壓和消散高瞬態電涌。TVS要發揮作用,必須在受保護電路的安全過壓區內工作,防止電壓進入器件損壞區(右圖的紅色區域)。同時,一旦電壓恢復到正常工作范圍(藍色區域),它也不能影響系統性能。


與反向突波保護器件不同,TVS在達到導通電壓之前具有高電阻,而超過導通電壓之后電阻會急劇下降。對于電壓箝位器件,導通電壓必須高于系統的正常工作電壓,同時又足夠低,以確保箝位電壓遠低于損壞電壓范圍。導通電阻也必須極低,以確保在各種威脅情況下保持較低箝位電壓。


欲了解更多信息,請參閱安森美白皮書AND9009/D《電氣過載保護類型》


此外,宇宙輻射也是一個不容小覷的因素。當施加于JFET的電壓接近其擊穿電壓時,其電場強度會急劇上升。隨著場強的升高,器件失效的概率取決于其在設計上如何處理阻斷電壓。當施加的電壓超過擊穿電壓時,由完全不可預測的宇宙射線事件引起的單粒子燒毀(SEB)的概率呈指數級上升。


出于這些原因,安森美設計的JFET和Combo JFET元件具有750 V電壓額定值。這不僅提高了其可靠性,而且使其更容易在采用低成本箝位器件(如TVS或MOV)的斷路器設計中使用。在過載條件下,尤其是在電壓過沖情況下(即在電源轉換事件期間,輸出電壓超過預期的穩態電壓設置值),這種高電壓額定值可提供更高的安全裕度。


理由4:易于使用


22_10.jpg


如上的電路圖所示,只需使用低成本的現成元件,便可輕松驅動SSCB中使用的Combo JFET封裝中的JFET和MOSFET。該電路顯示兩個Combo JFET背靠背連接,其源極連接在一起,并有一個共源點。以這種方式連接時,這兩個元件可以阻斷交流電流。


通過這種設計,可以使用一個IGBT直接驅動兩個Combo JFET的柵極,提供電壓和電流去飽和保護。當該電路接通時,過驅電阻R_ODV便開始發揮作用,限制流入每個JFET柵極的電流。開關導通速度可能很慢,不過這對于斷路器來說可能是一個優點。接下來,JFET 基于其溫度來設置自己的VGS。


設置關斷狀態是通過調整JFET柵極電阻實現的。這種方式可提供出色的速度控制,因為所有輸出電容電荷都經過該電阻。


MOSFET可以由如圖所示的電壓監控器驅動,或者由單獨的柵極驅動器驅動。一旦柵極驅動功率逐漸上升,MOSFET就會導通并保持導通狀態。由于保持導通狀態,MOSFET不會受到壓力,發生雪崩的可能性也不會增加。此后,開關操作由JFET的導通和關斷來控制,開關速度則通過調整柵極電阻來控制。所有開關能量都進入SiC JFET,這正是我們所希望的。


通過這種設計,電路可以在緊急情況下接通和關斷,就像在正常運行情況下接通和關斷一樣。還可以通過脈沖控制電路,以限制電容充電時的浪涌電流。


gg_20260512171736_266_20260622170931_179_20260707113844_971_20260708172203_213_20260710172006_775.png

特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索

關閉

?

關閉